数字钟实验报告
数字钟实验报告
【实验目的】
1.让我们在了解数字钟的原理的前提下，运用刚刚学过的知识设计并制作数字钟，通过数字钟的制作进一步了解在制作中用到的各种中小规模集成电路的作用及其使用方法。
2.通过实验进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合，对电子线路知识的整合和电子线路设计能力的训练。
【实验器材】
SM42036共阴极数码管SN74LFS48N译码管HD74LS161AP计数器HD74LS00P四二输入与非门SN74LS20N二四输入与非门NE555振荡器蜂鸣器470欧姆电阻47K电阻100K可调电阻0.01uf电容0.47uf电容二极管开关电源插座和电源
【实验要求】
计时功能：每隔一秒钟计时一次，通过数码管显示。
校时功能：能够设置实际时间作为数字钟的当前时间，具有时和分的校准时间功能
【实验原理】设计框图
时十位数码管时个位数码管分十位数码管分个位数码管秒十位数码管秒个位数码管译码管译码管译码管译码管译码管译码管161计数器161计数器161计数器161计数器161计数器161计数器555产生10Hz脉冲信号161分频产生1Hz脉冲信号原理图见附页
信号产生部分：
通过调节电阻和电容使555产生10Hz的信号，再通过161分频，产生1Hz的脉冲信号。
①555中R43用47K的电阻，R44为100K的可调电阻，调到82.9K欧姆，电容C1为0.01uf，C2用0.47uf，按照原理图接线，555输出10Hz的脉冲信号。
②555的输出作为161计数器的脉冲，当161输出为0111时把0000通过置数给161的输入，把161的进位输出CO作为最后信号脉冲，这样就实现了10分频，最后产生1Hz的脉冲信号。
计数部分：
①秒部分：秒的个位的脉冲为信号发生部分给的1Hz的脉冲，161计数器当输出为1001的时执行置数，置0000，这样就构成了模10的计数器，把置数信号与非一下作为秒的十位的脉冲，这样当个位执行置数的同时，十位就有一个脉冲，当十位161输出为0101的时候，执行置数，置0000，构成模5的计数器。
②分部分：分的个位和十位之间与秒的是完全一样的，不同的是分的个位的脉冲是当秒的个位为9且十位为5的时候给分的个位一个脉冲，即把秒的个位置数信号与秒的十位置数信号先或再非作为分的个位的脉冲信号。
③时部分：时的个位脉冲要当分的个位为9且十位为5的时候给时的个位一个
脉冲，这个与分的个位脉冲原理一样，时的个位的置数：a:时的个位输出为9的时候b：个位输出为3，且十位为2并且个位有脉冲的时候；时的十位的置数为个位置数的b种情况的时候执行，时的十位的脉冲为个位的置数信号的非。调时部分：把555的信号断开，把两个琴键式开关分别接电源正极，另一端分别接到分和时的个位的计数器的脉冲接入端，这时就通过按开关的手控操作给分和时的个位脉冲信号。
整点报时：把蜂鸣器的一点接到时的个位的脉冲接入端，另一端接地，时的个位接收一个脉冲时蜂鸣器就会响。
显示部分：把161计数器的输出分别对应接到译码管的输入，译码管的输出对应接到数码管的7个脚。
【实验步骤】
1设计原理图，生成PCB图
2制版（打印，转印，腐蚀，打孔）3焊接调试
【实验任务】
这部分每个同学根据自己的分工写好实验过程中自己做了什么，怎么做的，遇到哪些问题，怎么解决的
【错误分析】
这次实验我们失败的根本原因还是在于原理图，一开始我们161用的是清零，在实验箱上做实验发现清零的信号太窄，不能给下一个161信号，所以就把清零改成了置数，这时候就忽略了一个问题，下一个161的脉冲信号不能像清零信号那样直接用它的非，如果用置数信号的非直接作为下一个161的脉冲信号的话，就会出现一个问题，比如说秒，当秒的个位为9的时候置数，同时给十位脉冲信号，这时个位为9的时候十位就为1，也就是在第九秒和第十秒之间会出现一个19秒。经过分析与讨论，我们找到了解决的办法，同样以秒为例，秒的个位从0000跑到1001，然后置数又回到0000，利用1001到0000的变化，最高位的1变成0，这时候只要把最高位信号非一下作为十位的脉冲信号就可以了。原理图的问题就主要在于这一点，把清零改成置数的时候考虑不够全面，想的太简单。
还有就是调时那一块，我们用的是琴键式开关，忽略了消抖问题，导致有的时候按一下会跳过几个数据，这些都是由于设计的时候考虑不周造成失败的原因。
根据以上原因，我们纠正了原理图，见附页。
【实验分工】
原理图设计，布线：郭欢冉剑罗鹏
制版（打印，转印，腐蚀，打孔）：彭龙飞李亚军刘家波焊接，调试：聂毅华
【实验感想】
这部分也自己写，写好之后打印好明天给我，不要装订，还有原理图我要附上去
扩展阅读：数字钟实验报告
数字电子课程设计实验报告
数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。一、设计目的
1）掌握数字钟的设计、组装与调试方法。2）熟悉集成电路的使用方法。二、设计任务与要求
1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。三、数字钟的基本原理及电路设计
一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。数字钟的整机逻辑框图如下：
译码显示电路
时计数器分计数器秒计数器
多级分频器校时电路报时电路
数字钟整机逻辑图1）振荡器
振荡器可由晶振组成，也可以由555定时器组成。下图是由555定时器构成的1KHZ的自激振荡器，其原理是0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。下图为555定时器产生频率为1KHZ信号的电路
振荡器
分频器
计时是1HZ的脉冲才是1S计一次数，所以需要分频才能得到1HZ的脉冲，如下图所示电路，是三个用十进制计数器74LS90串联而成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的信号，从而达到目的。
在仿真时，1HZ的频率太慢了，在实际中得到的时间不是1S计数一次，所以仿真都是用函数发生器代替。
计数器
整个计数器电路由秒计数器、分计数器、时计数器串接而成。秒计数器和分计数器各自由计数。
两个十进制计数器可以形成两个六十进制计数器。
六十进制计数器
由两个十进制计数器构成的二十进制计数器的电路图
译码器
译码器由六片74LS48组成，74LS248驱动器是与8421BCD编码计数器配合用的7段译码驱动器。一片74LS248驱动一只数码，72LS248是集电极开路输出，为了限制数码管的导通电
流，在72LS247的输出与数码管的输入端之间均应串有限流电阻。
显示器
本系统用七段发光数码管来显示译码器输出的数字，发光数码管有两种：共阳极或共阴极。74LS248驱动器是低电平输出，采用共阴极极数码管。
整点报时电路
校时电路
刚接通电源或走时不准时，都需要进行时间校准。校时的具体设计方法是：用一个单刀开关切换计数功能与校时功能，另一端接计数器的脉冲输入端，开关掷下是就可以校时，打便是计时。
系统电路图如下
四、元器件清单器件数码显示管74LS16074LS20LM555CM电阻器电容器74LS4874LS00N与非门）开关三极管蜂鸣器数量6个6个2个1个若干2个6个4个2个一个一个五、课程设计报告总结
做实验仿真的过程花了我不少时间，只有当做完时才发现做这个数字钟看似很复杂，但是把每一个部分区分出来，就简单多了。仿真过程中在调试时花了不少时间，其间换了不少器件，有的器件在理论上可行，但在实际运行中就无法看到效果，所以调试花了我不少时间，有时无法找出错误便更换器件重新接线以使电路正常运行。还有就是用不同频率驱动时，低频率的函数发生器不工作等等。还有，Multisim软件有时会出问题，在理论上可行的电路在调试中未必能显示出来，这就需要不断地尝试才能得出正确的答案。虽然很遗憾在实际加工电路板中失败，可能是接线过程中没有好好布局，导致线路过于凌乱，最后导致加工失败，还有就是中途发现缺了器件，再去买回来时，预留的接线却忘了要接哪里。但是在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己亲手去操作才会在脑海中留下深刻的印象，这个课程设计让我可以熟练的操作Multisim软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。发现调试的过程并不是想象中的那样简单，需要耐心、仔细地分析和解决问题，可以让我的性格更加沉稳。这样的课程设计很能培养我们的能力，让我们不再局限于书本上的知识，增强了我们的实际动手能力。附图
友情提示：本文中关于《数字钟实验报告》给出的范例仅供您参考拓展思维使用，数字钟实验报告：该篇文章建议您自主创作。
来源：网络整理 免责声明：本文仅限学习分享，如产生版权问题，请联系我们及时删除。
《数字钟实验报告》
由互联网用户整理提供,转载分享请保留原作者信息,谢谢!
http://m.bsmz.net/gongwen/747824.html
- 上一篇：电化学基础知识总结
- 下一篇：实验报告-电位电压的测量